扫码关注
- 全部
- 默认排序
功能面板有三项，分别是options、find、visibility，功能面板可吸附在窗口的左右两侧，并且自动弹出和隐藏，通过执行菜单命令view→Windows中的选项打开或者关闭面板。
网口信号除差分外，其他的都需要加粗到20mil2.差分走线可以在优化一下3.晶振需要走内差分，并且包地处理4.走线尽量钝角，不要有尖角5.差分对内等长存在误差报错6.走线尽量不要从小器件中间穿，后期容易造成短路7.注意器件摆放不要干涉8.顶
配置电阻电容可以稍微移动下，留出空间给主干道铺铜：注意电感当前层内部挖空处理：反馈信号没有连接：第二路DCDC的电源跟地都没有处理，都是需要处理的 ：以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链
答：做PCB设计时，有些区域可以设置禁止铺铜，但是允许走线。第一步，点击Setup-Areas-Shape Keepout，在需要禁止铺铜的区域画好禁示区域，如图6-327所示；
答：我们在设计完成之后，需要对元器件的编号进行调整，然后在PCB进行生产的时候，印刷在PCB板上，方便调试。为了使印刷的字符清晰可见，我们一般推荐使用的字体大小如下所示：
答：我们布局完成之后，计算好阻抗线宽之后呢，就要开始进行布线操作，在布线之前，我们需要添加走线的规则，这样走出来的线宽才是阻抗线宽，具体添加阻抗线宽的详细步骤如下所示：
答：在Allegro软件中，功能面板一共分为三项，分别是Find面板、Options面板、Visibility面板。如图5-43所示，这三个功能菜单可以吸附在PCB设计窗口的左右两侧，并自动弹出或者是隐藏，下面我们介绍下每个面板的具体含义与作用。
串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。 PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。下面是在SigXplorer里面搭建了一个串扰的仿真链路，黄色部分就是得到的信号之间的串扰分析结果。
全站最新内容推荐
